フリップチップとは?――チップを裏返して多数の端子を直接つなぐ
Flip Chip、Bump、Microbump、Underfill、C4、Fine Pitch化とWire Bondingとの違いを解説する。
まず結論
Flip Chipは、Dieの電極面をSubstrate側へ向け、面内に配置した多数のBumpで直接接続する実装方式です。
Die周辺からWireを引くWire Bondingと異なり、Chip面全体へI/Oを配置できるため、高I/O・短配線・高性能Packageに適します。
Bump
Solder Bump、Cu Pillar、Microbumpなどがあります。Pitchが狭くなるほどAlignment、Coplanarity、Surface状態が厳しくなります。
Bonding
DieとSubstrateの位置をVisionで合わせ、Thermal CompressionやReflow等で接続します。
数千接点のうち一つでもOpen/Shortがあれば製品不良になるため、全面での高さと接合品質が重要です。
Underfill
DieとSubstrateの隙間へResinを充填し、Thermal Expansion差によるStressを分散させます。
Wire Bondingとの違い
Wire Bondingは周辺Pad中心で成熟・低Cost。Flip Chipは高I/OとElectrical Performanceに強い一方、Substrate、Bump、Assembly精度が必要です。
Chipletとの関係
Chiplet、2.5D/3DではさらにFine Pitch接続が求められ、Hybrid Bondingなど別技術へ発展しています。
次に読む
- Chipletとは?
- 2.5D/3D実装とは?
- Hybrid Bondingとは?
関連する記事
WLPとは?――ウェハ状態で端子と再配線を作るパッケージ技術
Wafer Level Packagingの基本構造、Fan-In WLP、製造工程、小型化の利点と端子数・信頼性の制約を説明する。
3D実装とは?――半導体チップを縦方向へ積層する技術
3D半導体実装の基本構造、積層方法、TSV、Hybrid Bonding、利点と熱・歩留まり・検査の課題を説明する。
2.5Dパッケージとは?――インターポーザー上で複数チップを高密度接続する
2.5D実装の構造、インターポーザー、Micro Bump、HBMとの関係、長所短所を説明する。
ALDとは?――原子層単位で膜厚を制御する成膜技術
ALDの自己停止表面反応、A/B Precursorサイクル、Conformality、CVDとの違いと量産上の課題を解説する。
薄化・バックグラインドとは?――ウェハを裏面から薄くする理由
Back Grinding、Temporary Support、薄ウェハの反り・割れ、3D実装との関係を解説する。
CMPとは?――化学反応と研磨でウェハ表面を平らにする
CMPのSlurry、Pad、Preston式、Planarization、Dishing/Erosion、Endpointと洗浄までを解説する。