3D実装とは？――半導体チップを縦方向へ積層する技術

3D半導体実装の基本構造、積層方法、TSV、Hybrid Bonding、利点と熱・歩留まり・検査の課題を説明する。

客観的事実この記事のタイプ：事実・解説

公開 2026/8/28 確認 2026/8/28 読了 9分入門執筆: 知識図書館編集部

この記事の結論

3D実装は、複数の半導体Dieを縦方向へ積み重ね、層間を電気的に接続する技術です。平面方向だけでなく高さ方向を使うため、短い配線で多くの信号を接続できます。

同じ種類のMemory Dieを積層する場合もあれば、Logic、Memory、Sensorなど異なる機能を組み合わせる場合もあります。

Siを貫通するViaで各層を接続し、Die間をMicro Bumpで接合します。HBMなどで使われます。

絶縁膜同士とCu電極同士を同時に直接接合する方式です。Bumpを小さくする限界を越えて接続Pitchを狭めやすい一方、表面平坦度、清浄度、位置合わせに高い精度が必要です。

同一基板上へ素子層を順に形成する考え方です。非常に短い接続が期待できますが、上層形成の温度が下層素子へ与える影響など、製造上の制約があります。

積層内部の熱を外へ逃がしにくく、上層・下層で温度差が生じます。接合後に一層でも不良が見つかると、積層全体の価値を失う可能性があります。

薄化したDieの破損、反り、接合界面のVoid、位置ずれ、電源供給、試験端子へのアクセスも課題です。

2.5Dは主なDieをInterposer上へ横並びにします。3DはDieを直接または中間層を介して縦積みします。放熱や製造難度を考え、両者を組み合わせる場合もあります。