FOWLPとは？――チップ外側へ再配線を広げるFan-Out技術

Fan-Out Wafer Level Packagingの再構成ウェハ、RDL、製造工程、長所短所、WLPとの違いを説明する。

客観的事実この記事のタイプ：事実・解説

公開 2026/8/28 確認 2026/8/28 読了 9分入門執筆: 知識図書館編集部

この記事の結論

FOWLPはFan-Out Wafer Level Packagingの略です。個片化したDieを並べ直して樹脂などで円形の再構成ウェハを作り、Dieの外側までRDLを広げるPackage技術です。

Fan-In WLPより広い面積へ端子を配置でき、多端子化や複数Dieの搭載に対応しやすくなります。

図の大きな茶色の丸は、プリント基板とはんだ付けする**Solder Ball（はんだボール）**です。Solder Ballから伸びる緑色のRDLは、絶縁膜を貫くViaを通ってDie Pad（チップ電極）へ接続されます。

代表的なChip-First方式では、良品DieをCarrier上へ配置し、Molding材で埋めて再構成ウェハを作ります。その上へ絶縁膜、Via、Cu RDL、端子を形成し、最後に個片へ切り分けます。

RDLを先に作ってからDieを接続するRDL-Firstなど別方式もあります。方式により接合精度、Known Good Dieの扱い、工程温度、歩留まりが変わります。

Molding時の流れや硬化収縮でDie位置がずれるDie Shiftが起こると、微細なRDLとの位置合わせが難しくなります。材料の熱膨張差による反り、樹脂内部のVoid、RDL断線、Via接続不良も管理対象です。

工程を重ねた後で不良が判明すると損失が大きいため、投入するDieの事前検査と工程内検査が重要です。

Mobile向けのRF、Power Management、Application Processor周辺など、小型・薄型・高密度接続が必要な用途で使われます。複数Dieを統合する構造では、ChipletやHeterogeneous Integrationとの境界も近くなります。