Chipletとは？――機能別の小さなチップを組み合わせる設計

まず結論

Chipletは、従来なら一つの大きなDieへ載せていた機能を複数の小さなDieへ分け、Package内で高密度接続して一つのSystemとして動かす考え方です。

単に複数のチップを同じ基板へ載せるだけでなく、Die間を広帯域・低遅延・低電力で接続し、設計上も一体の製品として扱うことが中心です。

Monolithic ICとの違い

項目	Monolithic IC	Chiplet
集積	一つのDie	複数Die
Process	原則として共通	機能ごとに選べる
Die面積	大きくなりやすい	分割できる
接続	On-Chip配線	Package内Die-to-Die接続
主な課題	大面積歩留まり、Reticle限界	接続、Package、試験、熱、標準化

なぜ分割するのか

CPU Coreは先端Process、I/OやAnalogは成熟Process、Memoryは専用Processというように、機能ごとに適した製造技術が異なります。

大きなDieを分割すると、一つの欠陥で失う面積を小さくでき、同じChipletを複数製品へ再利用できる可能性があります。製品規模をChipletの個数で変える設計もできます。

どう接続するか

Organic Package基板、Silicon Interposer、Bridge、Fan-Out RDL、3D積層などを使います。接続方法によってBandwidth、Latency、Energy per Bit、配線密度、Costが変わります。

Die-to-Die Interfaceでは、物理接続だけでなくProtocol、Clock、Error処理、Test、管理機能まで設計します。

メリット

• 機能ごとに適したProcess Nodeや材料を使える
• 大面積Dieより歩留まりを改善できる場合がある
• 設計資産を再利用し、製品展開を広げやすい
• Reticle寸法を超えるSystemを構成できる
• 異なる会社のDieを組み合わせる可能性がある

デメリットと課題

Die間通信はOn-Chip配線より電力・遅延が増えます。Package配線、電源供給、Clock同期、熱分布、機械応力をSystem全体で設計する必要があります。

良品Dieをそろえて組み立てるKnown Good Die、接合後のTest、故障箇所の切り分け、複数供給者間の責任分界も重要です。分割すれば必ず安くなるわけではなく、Package Costとの比較が必要です。

2.5D・3Dとの関係

Chipletは設計・製品分割の考え方で、2.5Dや3Dは主に実装構造です。Chipletを2.5D Interposer上へ並べる、3Dで積む、Fan-Out RDLで接続するなど、複数の実装方法を選べます。

次に読む

• 2.5Dパッケージとは？
• 3D実装とは？
• FOWLPとは？
• ICとは？