WLPとは？――ウェハ状態で端子と再配線を作るパッケージ技術

Wafer Level Packagingの基本構造、Fan-In WLP、製造工程、小型化の利点と端子数・信頼性の制約を説明する。

客観的事実この記事のタイプ：事実・解説

公開 2026/8/28 確認 2026/8/28 読了 8分入門執筆: 知識図書館編集部

この記事の結論

WLPはWafer Level Packagingの略で、半導体ウェハを個片へ切り分ける前に、再配線、保護膜、BumpなどのPackage機能を形成する技術です。

Package寸法をDieに近づけられるため、小型・薄型が求められるスマートフォンや携帯機器などで使われます。

図の大きな茶色の丸は、プリント基板とはんだ付けする**Solder Ball（はんだボール）**です。緑色のRDLとViaによって、Solder BallをDie Pad（チップ電極）へ接続します。

製品や方式により、再配線層数、端子材料、処理順は異なります。

端子を元のDie面積内へ収める方式をFan-In WLPと呼びます。Package外形がDieとほぼ同じになるため、Chip Scale Packageの一種として扱われます。

電気経路が短く、寄生抵抗・容量・Inductanceを小さくしやすい一方、Die面積内に配置できる端子数には限界があります。

Fan-Inは基本的にDie外形内へ端子を置きます。Fan-OutではDie周囲へ樹脂などの領域を作り、その上までRDLを広げます。端子数や配置自由度を増やせる代わりに、再構成や反り制御などの工程が増えます。

端子Pitch、RDLの線幅・厚さ、絶縁膜の密着、Bump高さ、Wafer反り、Underfillの有無、実装基板との熱膨張差を考えます。Packageが小さいほど、基板曲げや落下衝撃の影響が問題になる場合もあります。