DIP・QFP・QFN・BGAとは?――従来型半導体パッケージの違い
代表的な半導体パッケージであるDIP、SOP、QFP、QFN、BGAの端子構造、長所短所、用途を比較する。
この記事の結論
- 従来型パッケージは主に外部端子の形状と配置で分類される
- 端子数、実装密度、検査性、放熱、コストにそれぞれ得失がある
- 成熟した方式は現在も車載、産業、民生などで広く使われる
まず結論
DIP、QFP、QFN、BGAは、半導体チップを基板へ接続するための代表的なPackage形状です。新旧の単純な序列ではなく、端子数、サイズ、放熱、実装設備、検査性によって使い分けます。
| 方式 | 外部端子 | 主な長所 | 主な注意点 |
|---|---|---|---|
| DIP | 2列の挿入端子 | 手作業・交換が容易 | 大きく、端子数が限られる |
| SOP | 2辺の表面実装端子 | 薄型で実装しやすい | 多端子化に限界 |
| QFP | 4辺のGull-Wing端子 | 端子を目視しやすい | Lead変形、Pitch限界 |
| QFN | 底面周囲のPad | 小型、短配線、放熱性 | 接合部を目視しにくい |
| BGA | 底面のSolder Ball | 多端子、高密度 | X線検査やReworkが難しい |
DIPとSOP
DIPは基板の穴へ端子を挿してはんだ付けします。試作や交換には便利ですが、実装面積が大きくなります。
SOPはDIPを薄くして表面実装へ適応させたような形です。端子が二辺に並び、民生・産業機器で広く使われます。
QFPとQFN
QFPは四辺からLeadが出ています。接合状態を外観で確認しやすい一方、細いLeadが曲がることがあり、端子Pitchの微細化にも限界があります。
QFNは外へ長いLeadを出さず、底面のPadで接続します。電気経路が短く、中央の露出Padを放熱に使える製品もあります。ただし、はんだ接合部がPackage下に隠れます。
BGA
BGAはPackage底面へ格子状にSolder Ballを並べます。四辺だけでなく面全体を端子に使えるため、多端子化に向きます。
基板配線を内側のBallから引き出すFan-Out設計、反り、はんだ接合信頼性、検査、Reworkが重要です。
内部接続
同じ外形でも内部構造は一つではありません。Wire Bonding、Flip Chip、Lead Frame、Organic Substrateなどを組み合わせます。名称だけで高速性や放熱性を判断せず、製品のData SheetとPackage Drawingを確認します。
選び方
必要端子数、基板面積、信号周波数、電流、熱、製造数量、組立可能な設備、保守性を確認します。試作では扱いやすいPackage、量産品では小型・高密度なPackageを選ぶなど、開発段階でも判断が変わります。
次に読む
関連する記事
半導体パッケージとは?――チップを接続・保護し、熱を逃がす仕組み
半導体パッケージの役割、基本構造、従来型からWLP、2.5D・3D、Chipletまでの全体像を整理する。
WLPとは?――ウェハ状態で端子と再配線を作るパッケージ技術
Wafer Level Packagingの基本構造、Fan-In WLP、製造工程、小型化の利点と端子数・信頼性の制約を説明する。
パッケージングとは?――裸の半導体チップを「使える製品」にする
半導体Packageの保護・電気接続・熱・機械支持の役割と、QFP/BGA/WLP/Fan-Out/Chipletへの発展を解説する。
FOWLPとは?――チップ外側へ再配線を広げるFan-Out技術
Fan-Out Wafer Level Packagingの再構成ウェハ、RDL、製造工程、長所短所、WLPとの違いを説明する。
半導体はどうやって作られる?――ウェハから前工程・後工程・パッケージ・完成品まで
材料からウェハ、前工程、ウェハテスト、ダイシング、組立、パッケージ、最終試験まで、半導体製品が完成する全工程を俯瞰する。
半導体技術の全体地図――物理・デバイス・製造・パッケージ・FPDへの入口
半導体物理、材料、デバイス、前工程、後工程、先端パッケージ、FPD、製造装置、基礎技術の関係を一枚の地図として整理する。