CMPとは?――化学反応と研磨でウェハ表面を平らにする
CMPのSlurry、Pad、Preston式、Planarization、Dishing/Erosion、Endpointと洗浄までを解説する。
まず結論
CMP(Chemical Mechanical Planarization/Polishing)は、Chemicalによる表面反応とPadによるMechanical作用を組み合わせて、ウェハ表面を平坦化する技術です。
多層配線を積み重ねる半導体では、凹凸を放置すると次のLithographyの焦点や膜形成へ影響するため、平坦化は不可欠です。
なぜ化学+機械なのか
機械研磨だけではDamageやSelectivityが問題になり、化学反応だけでは全面を狙った高さまで平らに止めにくい場合があります。
表面を反応しやすい状態へ変え、Pad/Abrasiveで除去することで高いPlanarization性能を狙います。
Slurry
SlurryにはAbrasive ParticleとChemical成分が含まれます。対象がSiO₂、Cu、Wなどで組成は異なります。
pH、Oxidizer、Inhibitor、Particle径などがRemoval RateやSelectivityへ影響します。
Padと圧力
WaferをPadへ押し付け相対運動させます。古典的にはRemoval RateがPressureとRelative Velocityに比例するPreston式で近似されますが、実際はPad状態やChemistryも関係します。
Dishing / Erosion
Cu配線部が過剰に凹むDishing、Pattern密度の高い領域全体が沈むErosionなどが問題になります。
平均膜厚だけでなくPattern依存性を見る必要があります。
Endpoint
どこまで研磨したかをOptical、Motor Current、Eddy Current等で監視する方式があります。
Post-CMP Cleaning
CMP後にはSlurry ParticleやMetal Contaminationが残るため、Cleaningまで含めてProcessです。
次に読む
- 半導体洗浄とは?
- Cu配線とは?
関連する記事
3D実装とは?――半導体チップを縦方向へ積層する技術
3D半導体実装の基本構造、積層方法、TSV、Hybrid Bonding、利点と熱・歩留まり・検査の課題を説明する。
2.5Dパッケージとは?――インターポーザー上で複数チップを高密度接続する
2.5D実装の構造、インターポーザー、Micro Bump、HBMとの関係、長所短所を説明する。
ALDとは?――原子層単位で膜厚を制御する成膜技術
ALDの自己停止表面反応、A/B Precursorサイクル、Conformality、CVDとの違いと量産上の課題を解説する。
薄化・バックグラインドとは?――ウェハを裏面から薄くする理由
Back Grinding、Temporary Support、薄ウェハの反り・割れ、3D実装との関係を解説する。
半導体洗浄とは?――なぜ製造途中で何度もウェハを洗うのか
Particle、有機物、Metal、Native Oxide、Residueなど汚染種別とWet/Dry Cleaning、RCA洗浄の考え方を解説する。
Chipletとは?――機能別の小さなチップを組み合わせる設計
Chipletの考え方、Monolithic ICとの違い、Die分割、接続、利点と設計・試験・熱・標準化の課題を説明する。