成膜とは？――数nmの薄膜を積み重ねて半導体を作る

半導体製造における成膜の役割と、CVD・PVD・ALDの違い、膜厚・膜質・均一性の意味を俯瞰する。

客観的事実この記事のタイプ：事実・解説

公開 2026/9/1 確認 2026/9/1 読了 8分中級執筆: 知識図書館編集部

まず結論

半導体はシリコンを削るだけでは作れません。絶縁体、導体、半導体、Barrier、Hard Maskなど、性質の異なる薄膜を何層も形成し、加工することで立体構造を作ります。

成膜技術は大きく「材料をどのように基板へ運び、表面へ固定するか」で分類できます。

膜が付けば成功ではありません。

用途によって優先順位が変わります。

気体原料を基板表面へ運び、化学反応によって固体膜を作ります。Thermal CVD、PECVD、LPCVDなど方式があり、反応温度や膜質、処理速度が異なります。

材料を物理的に気相へ出し、基板へ堆積させます。代表例はSputteringとVacuum Evaporationです。Metal膜形成などで広く利用されます。

複数の表面反応を順番に行い、自己停止反応を利用して原子層に近い単位で膜厚を制御します。複雑な三次元構造へのConformalityに強みがありますが、一般に処理時間とのTrade-offがあります。

「最も高性能な成膜方法」がすべてを置き換えるわけではありません。

必要材料、温度制限、膜厚、基板形状、処理速度、コスト、装置構成、前後工程とのCompatibilityが違うためです。

原料が大量に届いても表面反応が遅ければ成膜速度は上がりません。逆に表面反応が非常に速いと、入口付近で原料が消費され、深い構造や大面積基板で濃度分布が生じる場合があります。

成膜は「化学反応」だけでなく、TransportとSurface Reactionの競争として見ると理解しやすくなります。

量産装置では、ガス流れ、圧力、基板温度、Plasma、排気、壁面堆積、Cleaningを管理します。

膜はウェハだけでなくChamber壁にも付着することがあり、時間とともに装置状態が変化します。したがって「Recipeが同じ＝反応場が常に同じ」ではありません。