ウェハとは?――半導体回路を何百・何千個も同時に作るための基板
シリコンウェハがどのように作られ、なぜ高い平坦度・清浄度・結晶品質が必要なのかを、前工程との関係まで含めて解説する。
まず結論
ウェハは、半導体回路を作り込むための極めて高品質な薄い円盤状基板です。代表的なのは単結晶シリコンウェハで、現在の先端ロジックやメモリでは300 mm径が広く使われます。
見た目は鏡のような円盤ですが、単なる「シリコン板」ではありません。結晶方位、抵抗率、酸素濃度、表面粗さ、平坦度、反り、微小欠陥、金属汚染などが後工程ではなく前工程の最初からデバイス性能と歩留まりへ影響する工業材料です。
なぜ単結晶なのか
トランジスタはシリコン中の電子と正孔の動きを利用します。結晶中に粒界や欠陥が多いと、キャリアの移動やリーク、絶縁膜界面の特性などへ悪影響を与えます。そのため高性能ICでは、原子配列が長距離にわたって揃った単結晶が基本になります。
ウェハができるまで
概略は次の流れです。
- 原料シリコンを高純度化する
- 単結晶インゴットを成長させる
- インゴットを薄くスライスする
- 面取り・ラッピング・エッチングを行う
- 表面を鏡面研磨する
- 洗浄・検査する
単結晶成長ではCZ(Czochralski)法が代表的です。溶融シリコンへ種結晶を接触させ、回転させながらゆっくり引き上げます。用途によってはFZ法なども使われます。
ウェハ径を大きくする意味
ウェハを大きくすると、1枚から得られるDie数を増やせます。装置が1枚を処理する時間が単純に面積比例で増えない工程では、製造コスト低減につながります。
ただし大型化すれば、結晶成長、平坦度、熱処理、成膜、露光、エッチング、搬送のすべてが難しくなります。300 mm化は「材料だけを大きくした」のではなく、製造設備全体の世代交代でした。
結晶方位とは
シリコン結晶には方向があります。(100)、(110)、(111)などの表記は結晶面を示します。表面反応、酸化、異方性Wet Etching、デバイス特性などが結晶方位の影響を受けるため、ウェハ仕様の一部として重要です。
ドーピングされたウェハ
ウェハ自体へB、P、Asなどを導入してp型・n型の電気特性を持たせる場合があります。重要なのは「シリコンなら全部同じ」ではなく、抵抗率や導電型も製品設計の一部だということです。
エピタキシャルウェハ
基板上へ高品質な単結晶層を成長させたEpi Waferもあります。基板と表層の不純物濃度を変えたり、デバイスに適した結晶層を用意したりできます。
実際の製造で問題になるもの
- Particle
- Scratch
- Crystal Defect
- Metal Contamination
- Bow / Warp
- Flatness
- Edge形状
- Surface Roughness
微細化が進むほど、「ほとんど見えない欠陥」が多数の工程を経た後に大きな損失へ変わります。
次に読む
関連する記事
半導体とは何か?――スマホから自動車まで、現代社会を支える小さな回路
半導体という言葉の意味から、材料、電子と正孔、pn接合、トランジスタ、IC、半導体の種類、製造・パッケージへの入口までを整理する。
半導体材料とは?――シリコン・SiC・GaN・GaAsの違い
代表的な半導体材料であるSi、SiC、GaN、GaAsについて、得意な用途、物性、製造上の違いを比較する。
3D実装とは?――半導体チップを縦方向へ積層する技術
3D半導体実装の基本構造、積層方法、TSV、Hybrid Bonding、利点と熱・歩留まり・検査の課題を説明する。
2.5Dパッケージとは?――インターポーザー上で複数チップを高密度接続する
2.5D実装の構造、インターポーザー、Micro Bump、HBMとの関係、長所短所を説明する。
ALDとは?――原子層単位で膜厚を制御する成膜技術
ALDの自己停止表面反応、A/B Precursorサイクル、Conformality、CVDとの違いと量産上の課題を解説する。
薄化・バックグラインドとは?――ウェハを裏面から薄くする理由
Back Grinding、Temporary Support、薄ウェハの反り・割れ、3D実装との関係を解説する。